conferma contatore sincrono e asincrono modulo 16

[LoScienziato]

Salve potreste dirmi se questi due contatori sono rispettivamente un contatore asincrono up e sincrono up, entrambi di modulo 16

Grazie

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

Sorgente FidoCadJ | Ingrandisci | Cos'è Fidocad

[posta10100]

No, quelli disegnati hanno le uscite bloccate ad un valore indefinito.

[LoScienziato]

ah e come faccio a non dargli valori indefiniti?

[posta10100]

Dalla domanda credo che tu stia studiando elettronica in un istituto tecnico, sbaglio?

Non voglio darti la risposta pronta altrimenti non impari niente.
Considera un singolo FF, prova a descrivere come si comportano le uscite in funzione dei vari ingressi.

[LoScienziato]

Dalla domanda credo che tu stia studiando elettronica in un istituto tecnico, sbaglio?

non sbagli, frequento un istituto tecnico

nei FF T se l'ingresso è a 0 l'uscita è in memorizzazione
se l'ingrezzo è a 1 si complementa l'uscita rispetto al valore precedente

[posta10100]

E S, R, CLK?

[LoScienziato]

s e r sarebbero il preset e il clear, mi pare servano a forzare l'uscita rispettivamente a 1 e 0
mentre il clock scandisce il tempo del contatore

[posta10100]

s e r sarebbero il preset e il clear, mi pare servano a forzare l'uscita rispettivamente a 1 e 0

Ok, ma se le lasci flottanti che valore assumerà l'uscita?

il clock scandisce il tempo del contatore

Noi stavamo parlando del singolo FF, non dell'intero contatore.
Il fronte di salita del CLK (attivo alto nel tuo schema) identifica il momento in cui l'uscita inizia a cambiare (o non cambiare nel caso in cui venga selezionata la configurazione di memoria).
Dovremmo anche tener conto del tempo di SETUP e di HOLD. Il tempo di SETUP è il tempo minimo che deve trascorrere dal momento in cui gli ingressi del FF hanno uno stato logico stabile prima del fronte di salita del CLK, il tempo di HOLD è il tempo minimo a partire dal fronte di salita del CLK durante il quale gli ingressi devono rimanere ad uno stato logico stabile.

Nel tuo schema il CLK è flottante per entrambe le configurazioni, stessa cosa per S ed R, cosa succede al circuito se riceve inputs casuali?