Cos'è

Per piattaforma hardware E.R.D. s’intende un dispositivo elettronico checonsente di eseguire automaticamente una serie d’istruzioni, quest’ultime determinada un programma applicato ed eventuali input, e le elaborazioni in uscita comeoutput.

Il dispositivo presentato in quest’opera, giunta alla seconda edizione edi carattere multimediale, vuole essere un’adeguata alternativa all’elettronicadi supporto per prototipi, dove sul mercato sono presenti prodotti simili (es.Arduino).

La piattaforma hardware E.R.D. basa l’unità di elaborazione su un chip CPLDdell’Altera, dove questi integrati sono adoperati in modo massicciodall’industria automobilistica, automazione, robotica, degli ascensori, ecc.

L’architettura dei CPLD (circuito a logica programmabile) si basa su uncerto numero di parti digitali, come: porte logiche, assemblati combinatori, elementisequenziali, ecc, disconnessi tra loro e collegabili mediante interruttoristatici.

Questo genere di chip, benché siano appetibili per la realizzazioneimmediata di architetture elettroniche digitali, risulta complicata per larealizzazione di complicati sistemi, che commissionandoli a terzi del settore,hanno un costo di qualche migliaio di euro.

Il dispositivo E.R.D. si prefigge di avere due sistemi di programmazione,sia programmando direttamente il CPLD montato su di esso, sia mediantel’implementazione di un’unità di elaborazione sullo stesso circuito a logicaprogrammabile, dove il programma installato in una memoria flash, a parte eremovibile, gestisce quest’ultimo.

La programmazione diretta del CPLD in questo caso è facile da usare perl’utilizzo della doppia frequenza di lavoro, almeno nella maggior parte dellarete globale, metodologia che permette di realizzare circuiti digitali complicatianche da neofili o coloro che per professione vogliono avvicinarsi a questascienza.

Inoltre questa programmazione è ulteriormente semplificata dalladisponibilità gratuita in rete del software Quartus II, semplice da usare, e conuna ricca disponibilità di tutorial scaricabile.

In quest’opera sono presenti i seguenti allegati multimediali:

① cartella contenente i file gerber per la realizzazione economica, perconto terzi, dei circuiti stampati della piattaforma hardware E.R.D.;

② cartella contenente i file dell’unità di elaborazione da implementarenel chip CPLD, montato sulla piattaforma hardware E.R.D., è usabile mediante ilsoftware Quartus II;

③ file del test di collaudo da registrare sulla memoria flash removibiledella piattaforma hardware E.R.D.;

④ cartelle contenente i file del collaudo dei sottoblocchi assemblanti l’unitàdi elaborazione implementata nel chip CPLD della piattaforma hardware E.R.D.

Le prime sei cartelle del punto ④ sonoprovviste dei file (.vwf) per la simulazione circuitale.

Video YouTube

https://www.youtube.com/watch?v=6RcjklWNmGc

Libro

PIATTAFORMA HARDWARE E.R.D.png