L'accesso però non avviene alla stessa velocità con cui avviene quello alla RAM, per via del fatto che vi si accede alla Eprom indirettamente. In questo articolo utilizzeremo come riferimento il PIC16F628A e le informazioni trattate sono quelle disponibili nel capitolo 13 del Datasheet. L'accesso alla Data Eprom Memory avviene tramite 4 Special Function Registers:

• EEDATA: contiene un data ad 8 bit utilizzato in lettura e scrittura.
• EEADR: contiene l'indirizzo di memoria a cui si vuole accedere. La Data Eprom Memory del PIC16F628A è di 128 byte da 0x00 a 0x7F quindi questo registro ha una dimensione utile di 7 bit ma l'ottavo deve essere per forza impostato a 0.
• EECON1: Registro di controllo utilizzato per gestire le operazioni di lettura e scrittura.
• EECON2: Non è un registro esistente fisicamente nel dispositivo, la sua lettura darà come risultato sempre 0 e è utilizzato solo nel processo di scrittura.

WR ed RD inizializzano le procedure di scrittura e lettura, vengono azzerati dall' hardware solo alla fine del processo.

WREN rende possibile la scrittura.

WRERR viene posto ad 1 se l'operazione di scrittura viene interrotta da un reset di MCLR o WTD.

• Si imposta EEADR con l'indirizzo della Eprom da leggere: da 0x00 a 0x7F
• Si imposta EECON1.RD ad 1
• Si legge il valore del registro EEDATA

Alla fine lo stato di EECON.RD deve essere tornato a 0

• Si imposta EEADR con l'indirizzo della Eprom da leggere: da 0x00 a 0x7F.
• Si imposta EEDATA con il dato da scrivere: da 0x00 a 0xFF.
• Si imposta EECON1.WREN ad 1.
• Si imposta EECON2 con il valore 0x55.
• Si imposta EECON2 con il valore 0xAA.
• Si imposta EECON1.WR ad 1.

A questo punto avviene la scrittura e per verificare che sia stata eseguita si può controllare che il PIC abbia resettato lo stato di EECON1.WR riportandolo a 0.

Nel malaugurato caso che proprio in questo momento sia avvenuto in reset, dopo il riavvio troveremo il flag EECON1.WRERR settato e dovrà quenti essere riportato a 0.

Se gli interrupt sono abilitati, il PIC dopo la scrittura genera un interrupt che dovrà essere gestito nella Interrupt Service Routine dove lo stato del flag PIR1.EEIF deve essere riportato a 0.